目录

moonbit-rtl

MoonBit 编写的 Verilog-2001 RTL 轻量解析与规则检查器,面向 FPGA 教学、硬件代码审查和 CI。

当前版本支持:

  • moduleinput/output/inoutwirereg、位选、assign、基础 always
  • 重复声明、未驱动输出、未驱动信号、多重驱动、未引用输入诊断;
  • MoonBit API、终端诊断和 JSON 诊断;
  • MoonBit 0.10.3 的格式化、检查、测试、构建和接口生成 CI。
moon check --deny-warn
moon test --deny-warn
moon run cmd --target wasm-gc -- --json

详细范围、设计边界、后续路线和黑客松申报内容见 README.mbt.mdDESIGN.mdPROPOSAL.md

本项目为原创 MoonBit 实现,采用 Apache-2.0 许可证。

关于

面向 Verilog-2001 教学、FPGA 开发和硬件代码审查,使用 MoonBit 实现轻量词法分析器、语法树和静态规则检查器。支持模块、端口、wire、reg、assign、always 等常用语法,并提供重复声明、位宽不匹配、未驱动信号、多重驱动和悬空端口诊断,输出终端及 JSON 格式结果,便于接入 CI。后续可扩展 SystemVerilog、LSP 和自动修复。

49.0 KB
邀请码
    Gitlink(确实开源)
  • 加入我们
  • 官网邮箱:gitlink@ccf.org.cn
  • QQ群
  • QQ群
  • 公众号
  • 公众号

版权所有:中国计算机学会技术支持:开源发展技术委员会
京ICP备13000930号-9 京公网安备 11010802047560号