目录
- Xilinx_Vivado_projects单周期mips处理器 (以3为准，前面的为半成品)3个月前
- my_try_of_dc单周期mips处理器 (以3为准，前面的为半成品)3个月前
- single-cycle-mips单周期mips处理器 (以3为准，前面的为半成品)3个月前
- 文档尝试自己写数字钟但是出了好多bug，尝试套个开源项目(from Houhuawei)3个月前
- ALU.svinitial_submit4个月前
- PC_calc.svinitial_submit4个月前
- README.mdreadme更新4个月前
- clk_div.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- counter.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- decounter.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- digital_clock_top.sv数字钟v4.3成功实现3个月前
- key_debounce.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- seg7_decoder.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- seg7_scan.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- shiftreg.svclkdiver&shiftreg4个月前
- single-cycle-mips.zip单周期mips处理器 (以3为准，前面的为半成品)3个月前
- time_counter.sv复现开源失败，决定自己写，已完成所有sub_module&topdesign的思路框架3个月前
- top_design.sv尝试自己写数字钟但是出了好多bug，尝试套个开源项目(from Houhuawei)3个月前
邀请码
版权所有：中国计算机学会技术支持：开源发展技术委员会
京ICP备13000930号-9
京公网安备 11010802032778号
sv
这是一个在“数字逻辑与计算机设计”课程中所用到的SV代码积累而成的代码库，自用，欢迎交流