use new landing page
English | 简体中文
适合科研人员、高校学生与RDMA领域新人
随着AI大模型技术的迅猛发展，RDMA技术所提供的高性能网络已成为AI基础设施的关键组成部分。然而，诞生于上世纪的RDMA技术难以完全适配当今的AI计算场景：现有商用RDMA方案受限于历史兼容性负担，难以快速迭代以满足AI需求；RDMA网卡作为闭源黑盒产品，与倡导开源的上层AI大模型软件生态形成显著矛盾。在软硬件协同优化日益重要的当下，黑盒RDMA网卡已成为制约AI系统全局优化的关键瓶颈。
针对上述问题，琶洲实验室（黄埔）联合达坦科技共同发起Open-RDMA开源项目。我们深刻认识到，仅凭单一科研机构的力量难以完成全栈系统的开发与调试，更难以改变既有的产业格局。因此，我们选择以全栈开源的路径，首先从学术研究与人才培养维度切入，依托开源社区力量，降低RDMA这一专业领域的技术门槛，培育RDMA技术人才队伍，提升Open-RDMA项目社区的品牌影响力，逐步扩大Open-RDMA项目在整个RDMA领域的行业影响力。
无论您是硬件领域（FPGA、ASIC）、软件信息技术领域（驱动开发、训练推理框架、通信协议）还是算法领域（GPU Kernel）的从业者或在校生，均可在Open-RDMA开源项目中找到与自身领域契合的技术方向。
打破黑盒，掌控网络 | 从 RTL 到驱动的完整开源 RDMA 技术栈
🌟 给个 Star · 📖 文档 · 🚀 快速开始 · 🤝 参与贡献
如果您对 AI-Infra 感兴趣，无论是 GPU 算子优化、推理框架优化、高性能网络、RTL 验证，都可以投递简历到 info(at)datenlord.com
info(at)datenlord.com
从 RTL 硬件设计到 Linux 用户态驱动，每一行代码都公开透明
受 RoCE v2 协议启发，基于以太网，软硬件协同设计实现极致低延迟
基于FPGA，针对 AI 集群、GPU 通信等场景自由优化，告别厂商锁定
从验证测试到辅助开发工具，通过AI技术加速AI基础设置的迭代
研究人员可以基于本项目快速定制实验平台，对新型拥塞控制算法、通信协议等进行测试
公开全部资料，配有入门指导，助力更多小白成为RDMA专家
open-rdma项目的硬件RTL代码
open-rdma项目的驱动代码，包含用户态驱动和内核态驱动
搭建从硬件仿真到软件驱动调试再到上层应用开发的环境，这绝非易事，因此我们提供了一个开箱即用的开发环境。
Bluespec SystemVerilog的Language Server，为BSV项目开发提供丝滑体验。
由北京开源芯片研究院推出的AI Agent驱动的RTL验证框架，我们为其添加了对Cocotb测试环境的支持。
基于Cocotb的PCIe行为及仿真模型，我们为其添加了Altera RTile的支持。
我们为新用户准备了开箱即用的 Docker 镜像，包含所有开发工具和依赖：
# 拉取镜像并启动 docker run -it open-rdma/dev-env:latest # 或使用 docker-compose docker-compose up -d
# 1. 克隆仓库 git clone https://github.com/open-rdma/open-rdma.git cd open-rdma # 2. 安装依赖 make deps # 3. 编译 make build # 4. 运行测试 make test
我们欢迎所有形式的贡献！
查看 贡献指南 了解更多。
本项目采用 Apache 2.0 License 开源协议。
如果 Open-RDMA 对你有帮助，或者你认同开源精神，请给我们一个 ⭐️
让我们共同构建出世界领先的 开源 RDMA for AI 项目！
Made with ❤️ by the Open-RDMA Community
版权所有：中国计算机学会技术支持：开源发展技术委员会 京ICP备13000930号-9 京公网安备 11010802032778号
🚀 Open-RDMA
一个全栈开源的高性能RDMA硬件和软件实现，专注AI应用，致力于超越商用方案
English | 简体中文
适合科研人员、高校学生与RDMA领域新人
为什么要做这个项目
随着AI大模型技术的迅猛发展，RDMA技术所提供的高性能网络已成为AI基础设施的关键组成部分。然而，诞生于上世纪的RDMA技术难以完全适配当今的AI计算场景：现有商用RDMA方案受限于历史兼容性负担，难以快速迭代以满足AI需求；RDMA网卡作为闭源黑盒产品，与倡导开源的上层AI大模型软件生态形成显著矛盾。在软硬件协同优化日益重要的当下，黑盒RDMA网卡已成为制约AI系统全局优化的关键瓶颈。
针对上述问题，琶洲实验室（黄埔）联合达坦科技共同发起Open-RDMA开源项目。我们深刻认识到，仅凭单一科研机构的力量难以完成全栈系统的开发与调试，更难以改变既有的产业格局。因此，我们选择以全栈开源的路径，首先从学术研究与人才培养维度切入，依托开源社区力量，降低RDMA这一专业领域的技术门槛，培育RDMA技术人才队伍，提升Open-RDMA项目社区的品牌影响力，逐步扩大Open-RDMA项目在整个RDMA领域的行业影响力。
无论您是硬件领域（FPGA、ASIC）、软件信息技术领域（驱动开发、训练推理框架、通信协议）还是算法领域（GPU Kernel）的从业者或在校生，均可在Open-RDMA开源项目中找到与自身领域契合的技术方向。
打破黑盒，掌控网络 | 从 RTL 到驱动的完整开源 RDMA 技术栈
🌟 给个 Star · 📖 文档 · 🚀 快速开始 · 🤝 参与贡献
🚀 我们正在招募实习生
如果您对 AI-Infra 感兴趣，无论是 GPU 算子优化、推理框架优化、高性能网络、RTL 验证，都可以投递简历到
info(at)datenlord.com📢 近期事件
✨ 项目亮点
🔓 完全开源
从 RTL 硬件设计到 Linux 用户态驱动，每一行代码都公开透明
⚡ 高性能
受 RoCE v2 协议启发，基于以太网，软硬件协同设计实现极致低延迟
🛠️ 深度可定制
基于FPGA，针对 AI 集群、GPU 通信等场景自由优化，告别厂商锁定
🤖 全面拥抱AI
从验证测试到辅助开发工具，通过AI技术加速AI基础设置的迭代
🎓 学术科研友好
研究人员可以基于本项目快速定制实验平台，对新型拥塞控制算法、通信协议等进行测试
🌱 初学者友好
公开全部资料，配有入门指导，助力更多小白成为RDMA专家
📦 技术栈
🧩 项目矩阵
open-rdma-rtl
open-rdma项目的硬件RTL代码
open-rdma-driver
open-rdma项目的驱动代码，包含用户态驱动和内核态驱动
open-rdma-dev-env
搭建从硬件仿真到软件驱动调试再到上层应用开发的环境，这绝非易事，因此我们提供了一个开箱即用的开发环境。
bluespec-lsp
Bluespec SystemVerilog的Language Server，为BSV项目开发提供丝滑体验。
UCAgent (Fork)
由北京开源芯片研究院推出的AI Agent驱动的RTL验证框架，我们为其添加了对Cocotb测试环境的支持。
cocotbext-pcie (Fork)
基于Cocotb的PCIe行为及仿真模型，我们为其添加了Altera RTile的支持。
📚 相关领域学习资源
Bluespec SystemVerilog
RDMA
PCIe
🚀 快速开始
一键启动开发环境
我们为新用户准备了开箱即用的 Docker 镜像，包含所有开发工具和依赖：
📖 详细安装步骤
🤝 参与贡献
我们欢迎所有形式的贡献！
查看 贡献指南 了解更多。
👥 社区
📜 许可证
本项目采用 Apache 2.0 License 开源协议。
🌟 给个 Star
如果 Open-RDMA 对你有帮助，或者你认同开源精神，请给我们一个 ⭐️
让我们共同构建出世界领先的 开源 RDMA for AI 项目！
Made with ❤️ by the Open-RDMA Community