Chip_verification

AI 驱动的芯片验证项目

🚀 项目简介

本项目是“AI 驱动下的半导体验证范式变革”赛题的参赛作品，利用 UCAgent（基于大语言模型的自动化硬件验证 AI Agent）结合 Toffee 验证框架，对数字电路模块进行功能验证。通过 AI 自动生成验证环境与测试用例，并人工针对覆盖率盲区进行定向补充，最终实现高覆盖率、高可靠性的验证目标。

🛠️ 验证工具链

工具	版本	用途
UCAgent	0.9.1	AI 驱动的自动化验证引擎，负责生成验证计划、测试用例、覆盖率报告
Picker	0.9.0	将 RTL 设计转换为 Python 可调用的模块
Toffee	1.0.1	Python 验证框架，提供结构化验证环境与覆盖率收集
Qwen Code CLI	0.15.11	代码助手，通过 MCP 协议与 UCAgent 协同工作
Verilator	5.030	开源 Verilog 仿真器，用于编译和运行 DUT

📦 验证对象

• ShiftRegister：移位寄存器（27行 Verilog）
• HPerfCounter：高性能计数器（285行 Verilog）
• DualPort：双端口栈控制器（115行 Verilog）
• Adder：64位加法器（16行 Verilog）

注：主要验证工作集中在 ShiftRegister 和 HPerfCounter，其他模块用于前期环境调试与流程验证。

🔄 验证流程

1. RTL 导出：使用 Picker 将 Verilog 模块转换为 Python 包。
2. AI 自动验证：启动 UCAgent MCP 服务，通过 Qwen Code 下达验证指令，UCAgent 自动完成全部 28 个验证阶段（功能点分解、测试用例生成、仿真运行、覆盖率收集等）。
3. 人工覆盖率挖掘（方向B）：分析 AI 生成的覆盖率报告，找出未覆盖的功能点（如边界条件、异常处理），通过 OpenClaw 辅助编写定向测试用例，手动补充到测试集。
4. 覆盖率提升迭代：反复运行 pytest 并查看覆盖率变化，直至功能覆盖率 ≥ 95%，行覆盖率 ≥ 98%。